

国产 VDMOS 电离辐射环境中的敏感参数研究

刘 刚 蔡小五 韩郑生 陆 江 王立新 夏 洋

(中国科学院微电子研究所 北京 100029)

摘要 分析了国产 VDMOS(Vertical Double-diffusion MOSFET)总剂量试验数据,并比较了辐照环境中不同偏置下电学参数的变化差异,发现新工艺研制的 VDMOS 器件辐照敏感参数为击穿电压和阈值电压。根据试验结果得到考核 VDMOS 辐照可靠性的有效试验方法:击穿电压抗辐照考核时应采用漏偏置,阈值电压抗辐照考核时应采用栅偏置。

关键词 VDMOS, 总剂量, 电离辐照, 功率 MOSFET

中图分类号 TN42

我国的新型的长寿命 GEO(Geosynchronous Earth Orbit)卫星已采用 100 V 高压母线的太阳能电池阵列。为控制和调节卫星电源,须使用大功率 VDMOS(Vertical Double-diffusion MOSFET)开关器件。VDMOS 晶体管兼有双极功率管与 MOS 器件的优点,广泛应用于空间系统的电子元器件电路,但在空间电离辐射环境下,其性能会受辐照累积剂量影响,甚至功能失效。与其它电路相比,VDMOS 的性能对卫星的可靠性保证更为关键,作为卫星中常用的二次电源的功率开关器件,其性能下降也可能造成卫星功能失效。因此在地面模拟空间环境试验中找到 VDMOS 的敏感参数,有助于上星前剔除抗辐照性能较差的器件,从而降低卫星电子系统失效几率,提高其可靠性^[1]。

研究表明,VDMOS 在辐照中产生的氧化物俘获电荷和位于 Si-SiO₂ 的界面态电荷,对器件性能有很大影响,导致开启电压的漂移、跨导增益的退化、漏电流的增大、击穿电压变小等效应,本文对本所研制的 VDMOS 器件进行了 γ 电离辐照试验,并监测了器件的 BV_{DSS} 、 $V_{GS(th)}$ 、 R_{DS} 、 I_{DSS} 、 I_{GSS} (20 V)、 I_{GSS} (-20 V),得到了电离辐照环境下 VDMOS 的敏感电参数^[1]。

试验器件为本所在标准 CMOS 工艺线上采用抗辐照加固工艺研制出的条形栅 VDMOS 器件,器件的击穿敏感点如图 1 中所示,主要位于 PN 结处。

在中国科学院新疆理化技术研究所 2.59×10^{15} Bq ^{60}Co 源进行 γ 辐照总剂量实验,辐照剂量率为 1.01 Gy(Si)/s,辐照时偏置电压:100 V 器件采用 $V_{GS}=12\text{ V}$ 、 $V_{DS}=0\text{ V}$ 或 $V_{GS}=0\text{ V}$ 、 $V_{DS}=80\text{ V}$; 200 V

器件采用 $V_{GS}=12\text{ V}$ 、 $V_{DS}=0\text{ V}$ 或 $V_{GS}=0\text{ V}$ 、 $V_{DS}=160\text{ V}$,辐照前后器件电参数 BV_{DSS} 、 $V_{GS(th)}$ 、 R_{DS} 、 I_{DSS} 、 I_{GSS} (20 V)、 I_{GSS} (-20 V)用 HP4142B 测试,所有参数测试皆在辐照后 20 min 内完成。




图 1 VDMOS 纵向结构图
Fig.1 The structure of VDMOS

总剂量辐照后器件的阈值电压和击穿电压发生明显变化。该 VDMOS 在漏电流方面做了大量工艺和设计改进,漏电流的变化虽被抑制,导通电阻基本无变化。但是平衡电场的场限环厚度增大,从而 BV_{DSS} 成为敏感参数。

由图 2 和图 3,漏偏置($V_{GS}=0\text{ V}$ 、 $V_{DS}=80\text{ V}$)下辐照和栅偏置($V_{GS}=12\text{ V}$ 、 $V_{DS}=0\text{ V}$)下辐照器件的击穿电压都有 10 V 左右的变化。由图 4 和图 5,漏偏置下的 ΔBV_{DSS} 大于栅偏置下的 ΔBV_{DSS} ,因此,考核 VDMOS 总剂量下 BV_{DSS} 的性能时,应选择漏偏置下辐照。

第一作者:刘 刚,男,1979 年出生,2006 年于中国科学院新疆理化技术研究所获硕士学位,主要从事体硅和 SOI CMOS 器件的抗辐射机理研究

收稿日期:2007-11-15,修回日期:2008-03-21

由图 6 和图 7, 抗辐照 VDMOS 的栅偏置辐照和漏偏置辐照下 $V_{GS(th)}$ 的变化量 $\Delta V_{GS(th)}$ 有很大不同。栅偏置下辐照后 VDMOS 的 $\Delta V_{GS(th)}$ 明显大于漏偏置下辐照。因此要考核抗辐照 VDMOS 的阈值电压抗辐照能力时, 需将器件在栅偏置下辐照。




图 2 100 V 器件辐照时 $V_{GS}=0\text{ V}$ 、 $V_{DS}=80\text{ V}$ 偏置的击穿电压 BV_{DS} 变化情况
Fig.2 Breakdown voltage (BV_{DS}) of 100 V device irradiated to different doses under $V_{GS}=0\text{ V}$ and $V_{DS}=80\text{ V}$.




图 3 100 V 器件辐照时 $V_{GS}=12\text{ V}$ 、 $V_{DS}=0\text{ V}$ 偏置的击穿电压 BV_{DS} 变化情况
Fig.3 Breakdown voltage (BV_{DS}) of 100 V device irradiated to different doses under $V_{GS}=12\text{ V}$ and $V_{DS}=0\text{ V}$.




图 4 200 V 器件辐照时 $V_{GS}=0\text{ V}$ 、 $V_{DS}=160\text{ V}$ 偏置的击穿电压 BV_{DS} 变化情况
Fig.4 Breakdown voltage (BV_{DS}) of 200 V device irradiated to different doses under $V_{GS}=0\text{ V}$ and $V_{DS}=160\text{ V}$.




图 5 200 V 器件辐照时 $V_{GS}=12\text{ V}$ 、 $V_{DS}=0\text{ V}$ 偏置的击穿电压 BV_{DS} 变化情况
Fig.5 Breakdown voltage (BV_{DS}) of 200 V device irradiated to different doses under $V_{GS}=12\text{ V}$ and $V_{DS}=0\text{ V}$.




图 6 100 V 器件辐照时 $V_{GS}=0\text{ V}$ 、 $V_{DS}=80\text{ V}$ 偏置的 I - V 曲线变化情况
Fig.6 I - V curves of 100 V device irradiated to different doses under $V_{GS}=0\text{ V}$ and $V_{DS}=80\text{ V}$.




图 7 100 V 器件辐照时 $V_{GS}=12\text{ V}$ 、 $V_{DS}=0\text{ V}$ 偏置的 I - V 曲线变化情况
Fig.7 I - V curves of 100 V device irradiated to different doses under $V_{GS}=12\text{ V}$ and $V_{DS}=0\text{ V}$.

该抗辐照 VDMOS 总剂量试验数据结果表明, 在总剂量达 $1 \times 10^4\text{ Gy(Si)}$ 后其参数变化仍在美军标准要求内。该 VDMOS 的工艺和设计不同于国外现役器件, 其辐照敏感参数也不同。针对国外产品辐照后漏电增大进行的工艺改进, 已应用于国内新研制产品中, 此技术虽然解决了漏电问题但是引入了

BV_{DSS} 随辐照敏感的新问题。由此，抗辐照 VDMOS 在总剂量考核试验中应在漏偏置下辐照来考核漏源击穿电压 BV_{DSS} 。同时，做栅偏置下辐照来考核器件的阈值电压。新工艺的抗辐照加固工作应该由漏电方面转移到击穿电压方面^[2-4]。

参考文献

1 陈盘训. 半导体器件和集成电路的辐射效应. 北京: 国防工业出版社, 2005

CHEN Panxun, Radiation effects on semiconductor devices and integrated circuits. Beijing: National Defence Industry Press, 2005

2 He C H, Chen X H, Li G Z. Chin Space Sci Technol, 2000, 10-16
3 REN Diyuan, LU Wu, GUO Qi, *et al.* Chin J Semicond (in Chinese), 2004, 25(6): 731
4 Bendada E, Raïs K. Eur Phys J Appl Phys, 1999, 5: 91

Radiation hardening characterization of a VDMOS developed
at CAS Institute of Microelectronics

LIU Gang CAI Xiaowu HAN Zhengsheng LU Jiang WANG Lixin XIA Yang
(Institute of Microelectronics, Chinese Academy of Sciences, Beijing 100029, China)

Abstract Total dose irradiation effects on a VDMOS developed at Institute of Microelectronics, CAS were investigated, particularly the electric parameter changes under different bias conditions. It was found that the breakdown voltage degradation by the irradiation depended mainly on the drain bias, whereas the threshold voltage degradation depended mainly on the gate bias. Thus, an innovative and effective method to domestic VDMOS total dose ionization characterization is that threshold voltage radiation hardening characterization should be tested on gate bias condition, and the breakdown voltage radiation hardening characterization, be tested on the drain bias.

Key words VDMOS, Total ionization dose, Ionization, Power MOSFET
CLC TN42